



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-026343

(43) Date of publication of application: 29.01.1999

(51)Int.CI.

H01L 21/027

(21)Application number: 09-182509

(71)Applicant: NEC CORP

(22)Date of filing:

08.07.1997

(72)Inventor: HAMADA TAKEHIKO


(54) SÉMICONDUCTOR DEVICE AND METHOD FOR MEASURING DEVIATED DIMENSION IN MASK ALIGNMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To accurately and rapidly

measure deviated amount in mask alignment.

SOLUTION: An electron beam is radiated vertically on a silicon substrate 1 comprising a mask alignment deviation measurement pattern, with a gate electrode 11 and a contact hole 12, which constitute the pattern scanned in their array direction at a constant speed. Here, a voltage is supplied to the silicon substrate 1 from its rear surface, so that a current electrified in the silicon substrate 1 is detected. Only when the electron beam is radiated on the silicon substrate 1 where a bottom part of the contact hole 12 is exposed, a current is made to flow. The position of electron beam is found from its scanning speed and time, so that the deviated amount in mask alignment is obtained from the waveform of a detected current.



LEGAL STATUS

[Date of request for examination]

08.07.1997

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3036472

[Date of registration]

25.02.2000

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-26343

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl.6

識別記号

ΓĮ

H01L 21/027

H01L 21/30

502M

審査請求 有 請求項の数7 OL (全 10 頁)

(21)出願番号

特願平9-182509

(22)出顧日

平成9年(1997)7月8日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 浜田 健彦

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠 (外4名)

(54) 【発明の名称】 半導体装置及びそのマスク位置合わせズレ寸法測定方法

(57)【要約】

【課題】 マスク位置合わせズレ量を正確かつ高速に測定する。

【解決手段】 電子ビームをマスク位置合わせズレ測定用パターンを有するシリコン基板1に対して垂直に照射し、そのマスク位置合わせズレ測定用パターンを構成するゲート電極11及びコンタクト孔12の配列方向に等速で走査させる。このとき、シリコン基板1の裏面から電圧を供給して、このシリコン基板1に通電される電流を検出する。すると、コンタクト孔12の底部の露出したシリコン基板1に電子ビームが照射されているときのみに電流が通電される。電子ビームの走査速度と時刻から電子ビームの位置がわかるので、検出された電流の波形からマスク位置合わせズレ量が求まる。



1

【特許請求の範囲】

【請求項1】 半導体製造工程でのマスク位置合わせズ レを測定するための測定用パターンを有する製造過程の 半導体装置であって、

前記測定用パターンは、

マスク位置合わせズレ測定の基準となる第1のパターン Ł.

前記第1のパターンと部分的に重なるように配置され、 前記第1のパターンに対するマスク位置合わせズレの測 定対象となる第2のパターンと、からなり、

前記第1のパターンもしくは前記第2のパターンの、前 記第1のパターンと前記第2のパターンとの重なり部を 除いた領域部分のみ、または、前記第1のパターン並び に前記第1のパターンと重なっている前記第2のパター ンの両方の領域部分のみが、半導体基板に対して垂直に 昭射される荷電粒子ビームを当該半導体基板に通電可能 にしていることを特徴とする半導体装置。

【請求項2】 前記第1のパターンは、第1のピッチで 細長い矩形のパターンを配列してなるストライプパター ンであり、前記第2のパターンは、前記第1のピッチと 20 異なる第2のピッチで細長い矩形のパターンを配列して なるストライブパターンであり、前記第1のパターンと 前記第2のパターンとは細長い矩形のパターンの配列方 向を同じにして部分的に重なっていることを特徴とする 請求項1 に記載の半導体装置。

【請求項3】 前記第1のパターンおよび前記第2のパ ターンは、一方が集積回路の配線となる導電層であり、 もう一方が前記集積回路の異なる層の配線間もしくは配 線と半導体基板とを接続するコンタクト孔であることを 特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 マスク位置合わせズレ測定の基準となる 第1のパターンと、該第1のパターンと部分的に重なる ように配置され、前記第1のパターンに対するマスク位 置合わせズレの測定対象となる第2のパターンとからな るマスク位置合わせズレ測定用バターンを有していて、 前記第1のパターンもしくは前記第2のパターンの、前 記第1のパターンと前記第2のパターンとの重なり部を 除いた領域部分のみ、または、前記第1のパターン並び に前記第1のパターンと重なっている前記第2のパター 照射される荷電粒子ビームを当該半導体基板に通電可能 にしている製造過程の半導体装置を用い、

前記半導体装置に電圧を供給した状態で、前記マスク位 置合わせズレ測定用バターンを通過するように前記荷電 粒子ピームを等速で走査し、前記半導体装置に流れる電 流の波形変化からマスク位置合わせズレ寸法を求める、 半導体装置のマスク位置合わせズレ寸法測定方法。

【請求項5】 電流の変化時刻に荷電粒子ビームの走査 時刻を対応させて荷電粒子ビームの走査位置として前記 半導体装置の測定部分の位置を検出するようにしたこと 50

を特徴とする、請求項4に記載の半導体装置のマスク位 置合わせズレ寸法測定方法。

【請求項6】 前記半導体装置に供給する電圧を周期的 に変化させるようにしたことを特徴とする、請求項4又 は5 に記載の半導体装置のマスク位置合わせズレ寸法測 定方法。

【請求項7】 前記荷電粒子ビームの照射によって前記 半導体装置から放射される二次電子と反射電子の少なく とも一方を検出し、荷電粒子ピームの走査位置として前 10 記半導体装置の測定部分の位置を検出するようにしたこ とを特徴とする、請求項4から6の何れか1項に記載の 半導体装置のマスク位置合わせズレ寸法測定方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の寸法測定方法に関し、特にマスク位置合わせズレ測定 用バターンを有する半導体装置及びその半導体装置のマ スク位置合わせズレ寸法測定方法に関するものである。 [0002]

【従来の技術】半導体デバイスの微細化に伴い、異なる 工程間でのマスク位置合わせにおいても高い精度が要求 されるようになってきている。従って、マスク位置合わ せズレ量を正確に測定することは大変重要である。

【0003】従来は、顕微鏡を用いてノギスパターン (目盛を構成するパターン)を人間が読むか、専用のマ スク位置合わせズレ量測定パターンを用いて画像処理を 行うことによりマスク位置合わせズレ量を測定してい た。人間がズレ量を読みとる場合、個人差が生じること が多く、測定に時間がかかる。画像処理による測定の場 30 合、パターンの検出に時間がかかり、誤検出をしてしま う可能性がある。

【0004】この画像処理のためのバターン検出を最適 な關値で行う方法として、特開平8-298091号公 報には図16に示すようなパターン検出方法が提案され ている。以下にこの測定方法を簡単に説明する。

【0005】図16は、従来のパターン検出方法の一例 を示すフローチャートである。この図を用いて測定位置 と参照パターンの登録手続きについて説明する。

【0006】まず、目的とする測定パターンを表示し、 ンの両方の領域部分のみが、半導体基板に対して垂直に 40 その位置と画像データを取り込み参照パターンとする。 次に、登録したパターンに対して評価を行うため再度画 像を取り込み、メモリ中の画像データと比較し類似度 s 1を求める。また、このとき参照パターンと類似した複 数のパターンの位置及び類似度sn(n=1、2、・・ ・)も合わせて求める。さらに参照バターン自身の類似 度 s 1 と次に類似度の高いパターンの類似度 s 2 によっ て、次式で示される参照パターンの検出時における關値 thと、参照パターンの登録画面に対する評価値 qを求 める。

[0007]

 $\{ \pm 1 \}$ th = (s1+s2)/2, q = (s1-s)2) / s 1

ここでユーザは、評価値qから参照パターンの妥当性を 判断することができる。例えば評価値qが低い場合、ユ ーザは登録した参照パターンが適当でないと判断すると とができ、再度登録手続きを行い、評価値qが高い値に なるまでこれを繰り返す。

【0008】検出は關値thを設定した後、参照バター ンとの比較により行う。このとき参照パターンのみが闘 値 t h以上の類似度となり、それ以下の類似度のパター 10 ンは検出パターンの候補とならないため、目的のパター ンが唯一検出されることになる。

[0009]

【発明が解決しようとする課題】従来の方法の問題点 は、画像処理のための参照パターンの検出に時間がかか るという点である。その理由は、画像処理のための画像 の取り込み自体に時間がかかってしまうためである。

【0010】本発明の目的は、半導体製造工程において マスク位置合わせズレ寸法を正確かつ高速に測定、把握 低減することによる生産性の向上にある。

[0011]

【課題を解決するための手段】上記目的を達成するため の本発明は、製造工程でのマスク位置合わせズレを測定 するための測定用バターンを有する半導体装置であっ て、前記測定用パターンは、マスク位置合わせズレ測定 の基準となる第1のパターンと、前記第1のパターンと 部分的に重なるように配置され、前記第1のパターンに 対するマスク位置合わせズレの測定対象となる第2のパ 第2のパターンの、前記第1のパターンと前記第2のパ ターンとの重なり部を除いた領域部分のみ、または、前 記第1のパターン並びに前記第1のパターンと重なって いる前記第2のパターンの両方の領域部分のみが、半導 体基板に対して垂直に照射される荷電粒子ビームを当該 半導体基板に通電可能にしているものを含む。

【0012】上記の半導体装置において、前記第1のパ ターンは、第1のビッチで細長い矩形のパターンを配列 してなるストライプパターンであり、前記第2のパター 矩形のパターンを配列してなるストライプパターンであ り、前記第1のパターンと前記第2のパターンとは細長 い矩形のパターンの配列方向を同じにして部分的に重な っているものが適用できる。

【0013】そして前記第1のパターンおよび前記第2 のパターンは、一方が集積回路の配線となる導電層であ り、もう一方が前記集積回路の異なる層の配線間もしく は配線と半導体基板とを接続するコンタクト孔であると とが考えられる。

測定の基準となる第1のパターンと、該第1のパターン と部分的に重なるように配置され、前記第1のパターン に対するマスク位置合わせズレの測定対象となる第2の パターンとからなるマスク位置合わせズレ測定用パター ンを有していて、前記第1のパターンもしくは前記第2 のパターンの、前記第1のパターンと前記第2のパター ンとの重なり部を除いた領域部分のみ、または、前記第 1のパターン並びに前記第1のパターンと重なっている 前記第2のパターンの両方の領域部分のみが、半導体基 板に対して垂直に照射される荷電粒子ビームを当該半導 体基板に通電可能にしている半導体装置を用い、前記半 導体装置に電圧を供給した状態で、前記マスク位置合わ せズレ測定用パターンを通過するように前記荷電粒子ビ ームを等速で走査し、前記半導体装置に流れる電流の波 形変化からマスク位置合わせズレ寸法を求める、半導体 装置のマスク位置合わせズレ寸法測定方法を提供する。 【0015】とのような半導体装置のマスク位置合わせ ズレ寸法測定方法では、電流の変化時刻に荷電粒子ビー ムの走査時刻を対応させて荷電粒子ビームの走査位置と し、コンタクト開口不良やコンタクト配線間ショートを 20 して前記半導体装置の測定部分の位置を検出するように することや、前記半導体装置に供給する電圧を周期的に 変化させるようにするが好ましい。また、前記荷電粒子 ビームの照射によって前記半導体装置から放射される二 次電子と反射電子の少なくとも一方を検出し、荷電粒子 ビームの走査位置として前記半導体装置の測定部分の位 置を検出するようにすることも考えられる。

【0016】(作用)上記のとおりの発明では、半導体 装置製造工程途中にて半導体基板上にマスク位置合わせ ズレ測定用パターンが形成される。この半導体装置が有 ターンと、からなり、前記第1のパターンもしくは前記 30 するマスク位置合わせズレ測定用パターンは、マスク位 置合わせズレ測定の基準となる第1のパターンと、この 第1のパターンと部分的に重なるように配置され、前記 第1のパターンに対するマスク位置合わせズレの測定対 象となる第2のパターンと、からなる。そして、前記第 1のパターンもしくは前記第2のパターンの、前記第1 のパターンと前記第2のパターンとの重なり部を除いた 領域部分のみ、または、前記第1のバターン並びに前記 第1のパターンと重なっている前記第2のパターンの両 方の領域部分のみが、半導体基板に対して垂直に照射さ ンは、前記第1のピッチと異なる第2のピッチで細長い 40 れる荷電粒子ビームを当該半導体基板に通電可能にして いる。

【0017】したがって、マスク位置合わせズレ測定用 バターンを有する半導体基板に対して垂直に荷電粒子ビ ームを照射し、半導体基板に電圧を供給した状態で、そ のマスク位置合わせズレ測定用パターンを通過するよう に荷電粒子ビームを一方向に等速で走査させると、前記 第1のパターンもしくは前記第2のパターンの、前記第 1のパターンと前記第2のパターンとの重なり部を除い た領域部分、または、前記第1のパターン並びに前記第 【0014】さらに、本発明は、マスク位置合わせズレ 50 1のパターンと重なっている前記第2のパターンの両方 の領域部分に荷電粒子ビームが照射されたときのみ、半導体基板より半導体装置に流れる電流が検出される。

【0018】 このとき検出された、荷電粒子ビームの走査時刻に応じた電流の波形と、荷電粒子ビームの走査速度とから、前記第1のパターンもしくは前記第2のパターンの、前記第1のパターンと前記第2のパターンとの重なり部を除いた領域部分、または、前記第1のパターン並びに前記第1のパターンと重なっている前記第2のパターンの両方の領域部分のビーム走査方向の幅寸法が判るので、マスク位置合わせズレ寸法を求めることがで10きる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0020】(第1の実施形態)図1は、本発明の第1 の実施形態である、製造過程の半導体装置のマスク位置 合わせズレ測定用パターンを示す概略平面図である。マ スク位置合わせズレ測定用バターンは通常、スクライブ 線領域に位置する。図1において、符号10はマスク位 置合わせズレ測定の基準となる第1のパターンとして第 20 1のピッチで配列されたストライブバターンを構成する 細長い矩形の素子領域を示し、符号11は、第1のパタ ーンに対するマスク位置合わせズレの測定対象となる第 2のパターンとして第2のピッチで配列されたストライ プバターンを構成する細長い矩形のゲート電極を示して いる。マスク位置合わせズレ測定用バターンは、上記の 第1のパターンと第2のパターンとからなり、第1のパ ターンである複数列の素子領域10と第2のパターンで ある複数列のゲート電極11とは配列方向を同じにして 部分的に重なっている。

【0021】 ことで本実施形態におけるマスク位置合わせズレ測定用パターンの製造過程を説明する。図2は、本発明の第1の実施形態によるマスク位置合わせズレ測定用パターンを有する製造過程の半導体装置の断面図であり、図1のA-A'線の断面に相当する。図2において、まず、P型シリコン基板1上に選択酸化法により素子分離領域となるシリコン酸化膜2を形成して素子領域10を分離する。続いて前記素子領域10上に熱酸化法により薄い絶縁膜である例えば15nmのゲート酸化膜3を形成し、さらにN型多結晶シリコンとタングステンシリサイドの2層構造からなる導電膜を例えば200nmの厚さで全面に形成する。次に、フォトリングラフィ法及びドライエッチング技術により前記導電膜を選択的にエッチングして、ゲート電極11を形成する。

【0022】とのとき、図1及び図2からも判るように 極を示し、符号12は、第1のパターンに対するマスク 前記ゲート電極11と前記素子領域10とは同じ数だけ 位置合わせズレの測定対象となる第2のパターンとして 形成されているが、前記ゲート電極11は、前記素子領 域10とは異なるピッチで形成されている。これによ り、ゲート電極11が素子領域10上に部分的に重なる 合わせズレ測定用パターンは、上記の第1のパターンと ので、素子領域100、素子領域10とゲート電極11 50 第2のパターンとからなり、第1のパターンである複数

との重なり部を除いた領域部分のみが、P型シリコン基板1に対して垂直に照射される電子ビームを当該シリコン基板1に通電可能にする。この場合、素子領域10の、素子領域10とゲート電極11との重なり部を除いた領域部分の上にゲート酸化膜(絶縁膜)3が存在しているが、これは非常に薄膜のため、ゲート酸化膜3単体では電子ビームはこれを透過することができる。

【0023】なお、図1及び図2に示した状態は、後工程であるゲート電極形成工程でマスク位置合わせズレが図中右方向に生じていた場合である。本来は、マスク位置合わせズレ測定用バターンの中央ですっぽり両者(紫子領域10とゲート電極11)が重なったときマスク位置合わせズレ量が0になるように設計されている。

【0024】本実施の形態では、このようなマスク位置合わせズレ測定用バターンに電子ビーム(EB)を照射しつつ走査させて電流を計測することにより、マスク位置合わせズレ量を測定する。より詳細には、電子ビームをマスク位置合わせズレ測定用バターンを有するシリコン基板1に対して垂直に照射し、そのマスク位置合わせズレ測定用バターンを構成する素子領域10及びゲート電極11の配列方向に等速で走査させる。このとき、シリコン基板1の裏面から例えば+3Vの電圧を供給して、このシリコン基板1に通電される電流を検出する。すると、電子ビームはゲート電極11と重なっていないゲート酸化膜3を透過することができるので、電子ビームが素子領域10上の露出したゲート酸化膜3の表面に照射されているときのみにシリコン基板1に電流が通電される。

【0025】図3は、図2の状態で電子ビームを照射、 走査させたときの時刻に対する電流の値である。このように電流の波形から後工程であるゲート電極形成工程で のマスク位置合わせが図中右方向にずれていたことがすぐにわかる。さらに、電流波形のそれぞれのパルス幅を 左右で比較することによって、より精度良くズレ量を算 出することができる。このような本手法はシリコン基板 に流れる電流をモニターするだけなので、1回の測定に 要する時間が短く、ウェハ上の多数の箇所での測定に適 している。

【0026】(第2の実施形態)図4は、本発明の第2 の実施形態である、製造過程の半導体装置のマスク位置合わせズレ測定用パターンを示す概略平面図である。図4において、符号11はマスク位置合わせズレ測定の基準となる第1のパターンとして第1のピッチで配列されたストライブパターンを構成する細長い矩形のゲート電極を示し、符号12は、第1のパターンに対するマスク位置合わせズレの測定対象となる第2のパターンと構成する細長い矩形のコンタクト孔を示している。マスク位置合わせズレ測定用パターンは、上記の第1のパターンとある複数 列のゲート電極11と第2のバターンである複数列のコ ンタクト孔12とは配列方向を同じにして部分的に重な っている。

【0027】とこで本実施形態におけるマスク位置合わ **せズレ測定用パターンの製造過程を説明する。図5は、** 本発明の第2の実施形態によるマスク位置合わせズレ測 定用パターンを有する製造過程の半導体装置の断面図で あり、図4のB-B'線の断面に相当する。

【0028】まず、P型シリコン基板1上に熱酸化法に よりシリコン酸化膜2を形成し、続いて前記シリコン酸 10 化膜2上にN型多結晶シリコンとタングステンシリサイ ドの2層構造からなる導電膜を例えば200nmの厚さ で全面に形成する。次に、フォトリソグラフィ法及びド ライエッチング技術により前記導電膜を選択的にエッチ ングして、ゲート電極11を形成する。

【0029】ゲート電極11を形成した後、全面にCV D (ケミカル・ヴェーパー・デポジション) 法により、 シリコン酸化膜BPSG(ボロン・リン・ガラス)から なる層間絶縁膜4を例えば600nmの厚さで全面に堆 ング技術により前記層間絶縁膜4を選択的にエッチング して、コンタクト孔12を形成する。このとき、第2の パターン群を構成する前記コンタクト孔12は前記ゲー ト電極11のないところではオーバーエッチングのため に素子分離領域となるシリコン酸化膜2を貫通してシリ コン基板1にまで到達する。

【0030】図4及び図5からも判るように前記ゲート 電極11と前記コンタクト孔12とは同じ数だけ形成さ れているが、前記コンタクト孔12は、前記ゲート電極 11とは異なるピッチで形成されている。これにより、 コンタクト孔12が裏面にシリコン酸化膜(絶縁膜)2 が配されたゲート電極11と部分的に重なるので、コン タクト孔12の、コンタクト孔12とゲート電極11と の重なり部を除いた領域部分のみが、P型シリコン基板 1に対して垂直に照射される電子ビームを当該シリコン 基板1に通電可能にする。

【0031】なお、図4及び図5に示した状態は、後工 程であるコンタクト孔形成工程でマスク位置合わせズレ が図中右方向に生じていた場合である。本来は、マスク 位置合わせズレ測定用バターンの中央ですっぽり両者 (ゲート電極11とコンタクト孔12)が重なったとき マスク位置合わせズレ量が0になるように設計されてい る。

【0032】本実施の形態でも第1の実施形態のときと 同様に、マスク位置合わせズレ測定用バターンに電子ビ **ーム(EB)を照射しつつ走査させて電流を計測するこ** とにより、マスク位置合わせズレ量を測定する。より詳 細には、電子ビームをマスク位置合わせズレ測定用バタ ーンを有するシリコン基板1に対して垂直に照射し、そ のマスク位置合わせズレ測定用パターンを構成するゲー 50 だけ形成されているが、前記アルミ配線13は、前記コ

ト電極11及びコンタクト孔12の配列方向に等速で走 査させる。このとき、シリコン基板1の裏面から例えば +3 Vの電圧を供給して、このシリコン基板 1 に通電さ れる電流を検出する。すると、コンタクト孔12の底部 の露出したシリコン基板1に電子ビームが照射されてい るときのみに電流が通電される。

【0033】図6は、図5の状態で電子ビームを照射、 走査させたときの時刻に対する電流の値である。この場 合も電流の波形から後工程であるコンタクト孔形成工程 でのマスク位置合わせが図中右方向にずれていたことが すぐにわかる。さらに、電流波形のそれぞれのパルス幅 を左右で比較することによって、より精度良くズレ量を 算出するととができる。

【0034】(第3の実施形態)図7は、本発明の第3 の実施形態である、製造過程の半導体装置のマスク位置 合わせズレ測定用バターンを示す概略平面図である。図 7において、符号12はマスク位置合わせズレ測定の基 準となる第1のパターンとして第1のピッチで配列され たストライプバターンを構成する細長い矩形のコンタク 積する。次に、フォトリソグラフィ法及びドライエッチ 20 ト孔を示し、符号13は、第1のパターンに対するマス ク位置合わせズレの測定対象となる第2のパターンとし て第2のピッチで配列されたストライプバターンを構成 する細長い矩形のアルミ配線を示している。マスク位置 合わせズレ測定用パターンは、上記の第1のパターンと 第2のパターンとからなり、第1のパターンである複数 列のコンタクト孔12と第2のパターンである複数列の アルミ配線13とは配列方向を同じにして部分的に重な っている。

> 【0035】ここで本実施形態におけるマスク位置合わ 30 せズレ測定用パターンの製造過程を説明する。図8は、 本発明の第3の実施形態によるマスク位置合わせズレ測 定用パターンを有する製造過程の半導体装置の断面図で あり、図7のC-C'線の断面に相当する。

> 【0036】まず、P型シリコン基板1上に熱酸化法に よりシリコン酸化膜2を形成し、続いて前記シリコン酸 化膜2上に全面にCVD(ケミカル・ヴェーバー・デボ ジション) 法により、シリコン酸化膜BPSG(ボロン ・リン・ガラス)からなる層間絶縁膜4を例えば600 nmの厚さで全面に堆積する。次に、フォトリソグラフ 40 ィ法及びドライエッチング技術により前記シリコン酸化 膜2と前記層間絶縁膜4を選択的にエッチングして、コ ンタクト孔12を形成する。

【0037】コンタクト孔12を形成した後、全面にス バッタ法によりアルミを例えば500nmの厚さで全面 に堆積する。次に、フォトリソグラフィ法及びドライエ ッチング技術により前記アルミを選択的にエッチングし て、アルミ配線13を形成する。

【0038】このとき、図7及び図8からも判るように 前記コンタクト孔12と前記アルミ配線13とは同じ数 ンタクト孔12とは異なるピッチで形成されている。と れにより、アルミ配線13とコンタクト孔12が部分的 に重なるので、コンタクト孔12並びに当該コンタクト 孔12と重なっているアルミ配線13の両方の領域部分 のみが、P型シリコン基板1に対して垂直に照射される 電子ビームを当該シリコン基板1に通電可能にする。

【0039】なお、図7及び図8に示した状態は、後工 程であるアルミ配線形成工程でマスク位置合わせズレが 図中右方向に生じていた場合である。本来は、マスク位 置合わせズレ測定用パターンの中央ですっぽり両者(コ 10 ンタクト孔12とアルミ配線13)が重なったときマス ク位置合わせズレ量が0になるように設計されている。 【0040】本実施の形態でも第1、2の実施形態のと きと同様に、マスク位置合わせズレ測定用パターンに電 子ピーム (EB) を照射しつつ走査させて電流を計測す ることにより、マスク位置合わせズレ量を測定する。よ り詳細には、電子ビームをマスク位置合わせズレ測定用 バターンを有するシリコン基板 1 に対して垂直に照射 し、そのマスク位置合わせズレ測定用パターンを構成す 速で走査させる。このとき、シリコン基板1の裏面から 例えば+3Vの電圧を供給して、とのシリコン基板1に 通電される電流を検出する。すると、電子ビームがコン タクト孔12の底部や、コンタクト孔12を通じてシリ コン基板1と接続されたアルミ配線13に照射されてい るときに電流が通電される。

【0041】図9は、図8の状態で電子ビームを照射、 走査させたときの時刻に対する電流の値である。この場 合は第1、2の実施形態の場合と異なり、マスク位置合 位置においても電流は導通されるが、電流波形のそれぞ れのバルス幅が異なるので、精度良くズレ量を算出する ことができる。

【0042】(第4の実施形態)図10は、本発明の第 4の実施形態である、製造過程の半導体装置のマスク位 置合わせズレ測定用パターンを示す概略平面図である。 図10において、符号11はマスク位置合わせズレ測定 の基準となる第1のパターンである前工程のゲート電極 を示し、符号12は、第1のパターンに対するマスク位 置合わせズレの測定対象となる第2のパターンである後 40 工程のコンタクト孔を示している。マスク位置合わせズ レ測定用パターンは、これらの第1のパターンと第2の パターンとからなり、第1のパターンであるゲート電極 11と第2のパターンであるコンタクト孔12とは部分 的に重なっている。

【0043】ここで本実施形態におけるマスク位置合わ せズレ測定用パターンの製造過程を説明する。図11 は、本発明の第4の実施形態によるマスク位置合わせズ レ測定用バターンを有する製造過程の半導体装置の断面 図であり、図10のD-D′線の断面に相当する。図1 50 ることができる。

1において、まず、P型シリコン基板1上に熱酸化法に よりシリコン酸化膜2を形成し、続いて前記シリコン酸 化膜2上にN型多結晶シリコンとタングステンシリサイ ドの2層構造からなる導電膜を例えば200nmの厚さ で全面に形成する。次に、フォトリソグラフィ法及びド ライエッチング技術により前記導電膜の一部を残してエ ッチングして、ゲート電極11を形成する。

【0044】ゲート電極11を形成した後、全面にCV D (ケミカル・ヴェーパー・デポジション) 法により、 シリコン酸化膜BPSG (ボロン・リン・ガラス) から なる層間絶縁膜4を例えば600nmの厚さで全面に堆 積する。次に、フォトリツグラフィ法及びドライエッチ ング技術によりゲート電極11上及びその周囲に堆積し た前記層間絶縁膜4をエッチングして、コンタクト孔1 2を形成する。このとき、第2のパターンである前記コ ンタクト孔12は前記ゲート電極11のないところでは オーバーエッチングのためにシリコン酸化膜2を貫通し てシリコン基板 1 にまで到達する。

【0045】とのマスク位置合わせズレ測定パターン るコンタクト孔12及びアルミ配線13の配列方向に等 20 は、前工程によるゲート電極11が後工程によるコンタ クト孔12のちょうど中央になったときズレ量が0にな るように設計されている。そして、コンタクト孔12 の、ゲート電極11とコンタクト孔12との重なり部を 除いた領域部分が、P型シリコン基板 1 に対して垂直に 照射される電子ビームを当該シリコン基板 1 に通電可能 にしている。

【0046】本実施の形態においても、上述した実施形 態の場合と同様に、マスク位置合わせズレ測定用パター ンに電子ビーム(EB)を照射しつつ走査させて電流を わせズレ測定用バターンを構成する各バターン群のどの 30 計測することにより、マスク位置合わせズレ量を測定す る。より詳細には、電子ビームをマスク位置合わせズレ 測定用バターンを有するシリコン基板 1 に対して垂直に 照射し、そのマスク位置合わせズレ測定用パターンを構 成するゲート電極11上を通るよう一方向に等速で走査 させる。このとき、シリコン基板1の裏面から例えば+ 3 Vの電圧を供給して、このシリコン基板 1 に通電され る電流を検出する。すると、電子ビームがコンタクト孔 12の底部のシリコン基板1に照射されているときのみ に電流が通電される。

> 【0047】図12は、図11の状態で電子ビームを照 射、走査させたときの時刻に対する電流の値である。電 子ビームの位置は時刻と電子ビームの走査速度によって わかるから、図12に示される電流波形の2つのパルス 幅から図10に示される寸法a.bの大きさを求めるこ とができる。このa, bを用いるとズレ量は(a-b) /2 と算出することができる。あるいは寸法a,bは必 要はなくマスク位置合わせズレ量のみ必要な場合には、 2つのパルス幅の差分(t₁-t₂)に走査速度(v)を 乗算して2で割れば、マスク位置合わせズレ量を算出す

【0048】また本実施の形態においては、図10を見 れば明らかなように、平面内で直交する2軸方向(X方 向、Y方向)のそれぞれのズレを1つのマスク位置合わ せズレ測定用パターンで測定することができる。また、 ことでは前工程がゲート電極、後工程がコンタクト孔の 場合について述べたが、第1の実施形態のように前工程 が素子領域、後工程がゲート電極の組み合わせにおいて も全く同様にマスク位置合わせズレ量を測定することが できることは言うまでもない。

導体装置の第5の実施形態におけるマスク位置合わせズ レ測定用パターンを示す概略平面図である。図13にお いて、符号12はマスク位置合わせズレ測定の基準とな る第1のパターンである前工程のコンタクト孔を示し、 符号13は、第1のパターンに対するマスク位置合わせ ズレの測定対象となる第2のパターンである後工程のア ルミ配線を示している。マスク位置合わせズレ測定用パ ターンは、これらの第1のパターンと第2のパターンと からなり、第1のパターンであるコンタクト孔12と第 2のパターンであるアルミ配線13とは部分的に重なっ 20 することを例示したが、電荷粒子ビームであれば良く、

【0050】図14は、本発明の第4の実施形態による マスク位置合わせズレ測定用パターンを有する半導体装 置の断面図であり、図13のE-E'線の断面に相当す る。本実施形態におけるマスク位置合わせズレ測定用バ ターンの製造工程は第3の実施形態と同一なので、詳し い説明は省略する。

【0051】本マスク位置合わせズレ測定パターンは、 第4の実施形態のときと同様に、前工程による中央のコ ンタクト孔12が後工程によるリング状のアルミ配線1 3のちょうど中央になったときズレ量が0になるように 設計されている。そして、コンタクト孔12並びに当該 コンタクト孔12と重なっているアルミ配線13の両方 の領域部分のみが、P型シリコン基板 1 に対して垂直に 照射される電子ビームを当該シリコン基板 1 に通電可能 にしている。

【0052】本実施の形態においても、上述した実施形 態の場合と同様に、マスク位置合わせズレ測定用パター ンに電子ビーム (EB) を照射しつつ走査させて電流を 計測するととにより、マスク位置合わせズレ量を測定す 40 る。より詳細には、電子ビームをマスク位置合わせズレ 測定用バターンを有するシリコン基板 1 に対して垂直に 照射し、そのマスク位置合わせズレ測定用パターンを構 成するコンタクト孔12上を通るよう一方向に等速で走 査させる。このとき、シリコン基板1の裏面から例えば +3 Vの電圧を供給して、とのシリコン基板1に通電さ れる電流を検出する。すると、第3の実施形態のときと 同様に電子ビームがコンタクト孔12の底部や、コンタ クト孔12を通じてシリコン基板1と接続されたアルミ 配線13に照射されているときに電流が通電される。

【0053】図15は、図14の状態で電子ビームを照 射、走査させたときの時刻に対する電流の値である。電 子ピームの位置は時刻と電子ピームの走査速度によって わかるから、図15に示される電流波形の3つのパルス 幅から図13に示される寸法c, dの大きさを求めると とができる。このc, dを用いるとズレ量は(c-d) /2と算出することができる。あるいは寸法c. dは必 要はなくマスク位置合わせズレ量のみ必要な場合には、 3つのバルス幅における2つの谷幅(電流が通電されな

12

【0049】(第5の実施形態)図13は、本発明の半 10 い時間帯)の差分(t,-t,)に走査速度(v)を乗算 して2で割れば、マスク位置合わせズレ量を算出すると とができる。

> 【0054】なお、上述したそれぞれの実施形態におい て電子ビームを照射、走査させる際に二次電子や反射電 子が放射されるので、一般に用いられているSEM(ス キャンニング・エレクトロン・マイクロスコープ) と同 じようにその二次電子や反射電子を検出し、電子ビーム の走査位置として半導体装置の測定部分の位置を検出す ることが可能である。また、電子ビームを照射して走査 例えばイオンビームを用いても良い。

【0055】また、本発明は上述した各形態に限定され るものではなく、その要旨を逸脱しない範囲で各種の変 形を許容する。例えば上述したそれぞれの実施形態にお いてシリコン基板の裏面から一定の電圧を印加すること を例示したが、この電圧を周期的に変化させることも可 能である。

【0056】つまり、シリコン基板の裏面に薄い酸化膜 が形成されていたり、コンタクト孔がn型もしくはp型 30 のウェル内に形成されていたりして、半導体装置に直流 電流が通電されない場合、印加する電圧を交流またはパ ルス電圧として周期的に変化させることにより、シリコ ン基板の内部の電流変化から上述の場合と同様にマスク 位置合わせズレ量を測定することができる。

[0057]

【発明の効果】以上説明したように本発明は、半導体集 **積回路製造工程でのマスク位置合わせズレ寸法を測定す** るための測定用パターンを有する半導体装置を提供す る。このマスク位置合わせ寸法測定用パターンは、マス ク位置合わせズレ測定の基準となる第1のパターンと、 該第1のパターンと部分的に重なるように配置され、前 記第1のパターンに対するマスク位置合わせズレの測定 対象となる第2のパターンと、からなっていて、前記第 1のパターンもしくは前記第2のパターンの、前記第1 のパターンと前記第2のパターンとの重なり部を除いた 領域部分のみ、または、前記第1のパターン並びに前記 第1のパターンと重なっている前記第2のパターンの両 方の領域部分のみが、半導体基板に対して垂直に照射さ れる電子ビームを当該半導体基板に通電可能にしてい 50 る。したがって、このような製造過程の半導体装置を用 い、この半導体装置の基板面に対して垂直に電子ビーム *を照射し、半導体基板に電圧を供給した状態で、そのマスク位置合わせズレ測定用バターンを通過するように電子ビームを一方向に等速で走査させることにより、前記第1のバターンもしくは前記第2のバターンの、前記第1のバターンと前記第2のバターンとの重なり部を除いた領域部分、または、前記第1のバターン並びに前記第1のパターンと重なっている前記第2のバターンの両方の領域部分のビーム走査方向の幅を、ビームの走査時刻に応じた電流の波形として測定することができ、上記の 10幅寸法からマスク位置合わせズレ量を求めることができる。

【0058】とのように本発明は、電流の測定という非常に簡単な手法によってマスク位置合わせズレ量を容易に把握するため、マスク位置合わせズレ量を正確かつ高速に測定することができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の第1の実施形態におけるマスク位置合わせズレ測定用パターンを示す概略平面図である。

【図2】本発明の第1の実施形態によるマスク位置合わせズレ測定用バターンを有する半導体装置の断面図である

【図3】図2に示した製造状態で電子ビームを照射、走査させたときの時刻に対する電流の値を示す波形図である

【図4】本発明の半導体装置の第2の実施形態におけるマスク位置合わせズレ測定用バターンを示す概略平面図である。

【図5】本発明の第2の実施形態によるマスク位置合わ 30 せズレ測定用パターンを有する半導体装置の断面図であ る。

【図6】図5に示した製造状態で電子ビームを照射、走査させたときの時刻に対する電流の値を示す波形図である。

【図7】本発明の半導体装置の第3の実施形態におけるマスク位置合わせズレ測定用パターンを示す概略平面図*

*である。

【図8】本発明の第3の実施形態によるマスク位置合わ せズレ測定用バターンを有する半導体装置の断面図であ る。

【図9】図8に示した製造状態で電子ビームを照射、走査させたときの時刻に対する電流の値を示す波形図である。

【図10】本発明の半導体装置の第4の実施形態におけるマスク位置合わせズレ測定用バターンを示す概略平面図である。

【図11】本発明の第4の実施形態によるマスク位置合わせズレ測定用パターンを有する半導体装置の断面図である。

【図12】図11に示した製造状態で電子ビームを照射、走査させたときの時刻に対する電流の値を示す波形図である。

【図13】本発明の半導体装置の第5の実施形態におけるマスク位置合わせズレ測定用バターンを示す概略平面図である。

20 【図14】本発明の第5の実施形態によるマスク位置合 わせズレ測定用バターンを有する半導体装置の断面図で ある。


【図15】図14に示した製造状態で電子ビームを照射、走査させたときの時刻に対する電流の値を示す波形図である。

【図16】従来技術を説明するためのフローチャートである。


【符号の説明】

- 1 シリコン基板
- 2 シリコン酸化膜
- 3 ゲート酸化膜
- 4 層間絶縁膜
- 10 素子領域
- 11 ゲート電極
- 12 コンタクト孔
- 13 アルミ配線

【図1】




[図2]



1/

.



.....

